近日，Siemens Digital Industries Software宣布，无晶圆厂半导体公司Pearl Semiconductor使用Siemens的Symphony混合信号平台来开发和验证其最新的超低噪声数字相位锁定环（PLL）设计，该设计针对高速连接、高带宽视频广播和5G基础设施市场等一系列苛刻的应用。

利用Siemens Symphony混合信号平台的快速仿真性能，Pearl Semiconductor为其最新的PLL产品快速实现了硅精确仿真，同时将功能验证周期提高了4倍，这种显著的加速可帮助Pearl实现更快的的上市目标时间。

Pearl Semiconductor工程副总裁Mohamed Dessouky表示：“随着数字化带来的数据的指数级增长，全球带宽和数据网络基础设施升级的需求正在飞速增加。像我们最新提供的PLL这样的高性能计时解决方案在提高网络IC的带宽方面发挥着关键作用。我们新颖的PLL架构持续抑制杂散，同时最大限度地减少PLL带宽内有源电路的噪声。设计这些复杂的电路需要一个强大的混合信号验证解决方案，这也是我们选择Siemens的Symphony混合信号平台来对我们的PLL设计进行广泛的混合信号验证的原因。”

Symphony混合信号平台由Siemens的Analog FastSPICE（AFS）提供技术支持，将领先的晶圆厂认证的电路模拟器与行业标准的硬件描述语言（HDL）模拟器相结合，为复杂的纳米级混合信号集成电路（IC）提供快速而准确的验证。该平台的模块化架构利用西门子的AFS电路仿真器软件，提供异常快速的混合信号仿真性能，具有纳米级SPICE精度，并与所有领先的数字求解器兼容，包括西门子的Questa™功能验证工具系列。

Siemens Digital Industries Software高级副总裁兼IC验证解决方案部总经理Ravi Subramanian说："在许多应用中，对超低噪声高带宽定时解决方案的需求正变得至关重要，而像Pearl基于DSP+模拟的解决方案这样的混合信号创新对满足这些要求至关重要。我们很高兴我们的模拟FastSPICE和Symphony混合信号平台在公司开发最新的超低噪声数字PLL设计中发挥了关键作用。"