日期
- 04/17
- 2006
咨询
-
QQ扫一扫
-
Vision小助手
(CMVU)
芯片封装尺寸更小 三星开发出3D封装技术
收藏
2006-04-17 10:41:22来源: 中国视觉网
三星电子(Samsung Electronics)日前宣布,它已开发出一种芯片三维封装技术,基于其专利晶圆级堆叠工艺(WSP)。三星的WSP技术采用“Si贯通电极”(through silicon via)互连,实现了用于手机和其它产品的一系列小型混合式封装。
该公司的第一款3D封装由一个16Gb内存解决方案组成,在同一个单元中堆叠了8个2Gb NAND芯片。三星表示,该技术是目前多芯片封装(MCP)尺寸更小的版本。三星的WSP原型样品垂直堆叠了8个50微米的2Gb NAND闪存裸片,高度为0.56毫米。
初期,三星将在2007年初把其WSP技术用于生产面向移动应用和其它消费电子基于NAND的存储卡。随后,它将把这项封装技术用于高性能系统封装(SiP)解决方案,以及包括服务器DRAM模块在内的高容量DRAM堆叠封装。
- 上一条:半导体设备考问零部件本地化
- 下一条:Euresys:全新姿态助力中国机器视觉